Logic Synthesis and SOC Prototyping

Name: Logic Synthesis and SOC Prototyping
Brand: Springer, Berlin
SKU: 9789811513138
Price: 103.14 EUR
Availability: InStock

RTL Design using VHDL

Автор: Vaibbhav Taraate

Език:

Корици: С твърди корици

Издател: Springer, Berlin

Наличност: Външен склад

Изпращаме след 10-13 дни

103.14 € 201.73 лв

This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers h...

Информация за книгата

Автор

Vaibbhav Taraate

Език

Английски език

Корици

Книга - С твърди корици

Издадена

2020

страници

251

EAN

9789811513138

Enbook ID

24843032

Издател

Springer, Berlin

Теглоt

680

Размери

155 x 235 x 19

Пълно описание

This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers high-level RTL design scenarios and challenges for SOC design. The book gives practical information on the issues in SOC and ASIC prototyping using modern high-density FPGAs. The book covers SOC performance improvement techniques, testing, and system-level verification. The book also describes the modern Xilinx FPGA architecture and their use in SOC prototyping. The book covers the Synopsys DC, PT commands, and use of them to constraint and to optimize SOC design. The contents of this book will be of use to students, professionals, and hobbyists alike.

Може също да ви хареса

Клиенти, които купиха тази книга, купиха също

Най-често търсени

Categories

Authors

Publishers

Продукти

Продукти

Най-често търсени

Categories

Authors

Publishers

Продукти

Продукти

Logic Synthesis and SOC Prototyping

RTL Design using VHDL

Информация за книгата

Пълно описание

Може също да ви хареса

Клиенти, които купиха тази книга, купиха също